| English | Russian |
| a number of ways of implementing the exclusive-OR function | несколько способов реализации функции "исключающее ИЛИ" (ssn) |
| AND-OR | логическая схема И-ИЛИ |
| AND-OR | логический элемент И-ИЛИ |
| AND-OR circuit | логическая схема И ИЛИ (OC, ЛСИИ) |
| AND-OR-NOT invert gate | логический элемент И-ИЛИ-НЕ |
| AND-OR-NOT inverter | логический элемент И-ИЛИ-НЕ |
| AND-to-OR | логическая схема И-ИЛИ |
| AND-to-OR | логический элемент И-ИЛИ |
| chip or even board level | уровень кристалла или даже печатной платы (ssn) |
| chip or even board level circuits | схемы, реализованные на уровне кристалла или даже печатной платы (ssn) |
| clock period can reduce or expand on a cycle-by-cycle basis | длительность последовательных тактов может увеличиваться или уменьшаться (ssn) |
| connect windings or phases in a delta | соединять фазы в треугольник |
| connect windings or phases in a delta | соединять обмотки в треугольник |
| conventional representation of the exclusive-OR gate | условное обозначение элемента "исключающее ИЛИ" (ssn) |
| current or voltage | ток или напряжение |
| decibels above or below milliwatt | децибелы, отсчитываемые относительно уровня |
| EITHER-OR | дизъюнкция |
| EITHER-OR | логическое сложение |
| EITHER-OR | включающее ИЛИ (логическая операция) |
| either-or circuit | логическая схема включающее или |
| EITHER-OR gate | логический элемент включающее ИЛИ |
| EITHER-OR operation | логическая операция включающее ИЛИ |
| EITHER-OR operation | дизъюнкция |
| EITHER-OR operation | логическое сложение |
| exclusive OR | сложение по модулю 2 |
| exclusive OR | неэквивалентность |
| exclusive OR | альтернативная дизъюнкция |
| exclusive or circuit | логическая схема исключающее или |
| exclusive-OR function | функция "исключающее ИЛИ" (ssn) |
| exclusive-OR gate | логический элемент "исключающее ИЛИ" (ssn) |
| exclusive-OR gate | элемент "исключающее ИЛИ" (ssn) |
| exclusive OR operation | логическая операция исключающее ИЛИ |
| exclusive OR operation | сложение по модулю 2 |
| exclusive OR operation | неэквивалентность |
| exclusive OR operation | альтернативная дизъюнкция |
| exclusive-or operation | операция исключающее или |
| exclusive OR problem | проблема операции "исключающее ИЛИ" (в перцептронах) |
| exclusive OR stream cipher | потоковый шифр с использованием операции исключающее ИЛИ |
| finish of a winding or a coil | конец обмотки |
| fixed-frequency friend-or-foe identification | совмещённая система опознавания государственной принадлежности цели |
| friend-or-foe | радиолокационное опознавание государственной принадлежности цели |
| friend-or-foe identification | радиолокационное опознавание государственной принадлежности цели |
| from external virtual logic analyzer program or another internal logic analyzer block | от внешней программы виртуального логического анализа или внутреннего блока логического анализа (ssn) |
| gas or vapour-proof | газонепроницаемый |
| greater than or equal to | больше, чем или равно (результат операции сравнения, отображаемый символом ≥) |
| guarantees for repair, replacement or compensation | гарантировать ремонт, замену или компенсацию |
| Hartley, Colpitts, or Meissner oscillator | трёхточечный генератор |
| height or reflection | высота отражающего слоя |
| high-level transaction request from testbench or verification environment | высокоуровневые транзакции, поступающие от "испытательного стенда" или среды проверки (см. 'The Design Warrior's Guide to FPGAs' by Clive "Max" Maxfield 2004 ssn) |
| high-level transaction result to testbench or verification environment | высокоуровневые транзакции, поступающие в "испытательный стенд" или в среду проверки (см. 'The Design Warrior's Guide to FPGAs' by Clive "Max" Maxfield 2004 ssn) |
| identification friend-or-foe radar | РЛС опознавания государственной принадлежности цели |
| immediately dangerous to life or health | непосредственно опасно для здоровья и жизни |
| implement one or more virtual logic analyzer blocks | реализация одного или нескольких блоков виртуального логического анализатора (ssn) |
| implementing the exclusive-OR function | реализация функции "исключающее ИЛИ" (ssn) |
| in this context, the term transaction refers to a high-level bus event such as performing a read or write cycle | в контексте рассматриваемого материала термин "транзакция" относится к высокоуровневому событию на шине, например к выполнению цикла чтения или записи (см. 'The Design Warrior's Guide to FPGAs' by Clive "Max" Maxfield 2004) |
| inclusive OR | логическое сложение |
| inclusive OR | включающее ИЛИ (логическая операция) |
| inclusive OR circuit | логическая схема включающее ИЛИ |
| inclusive or circuit | логическая схема включающее или |
| inclusive OR gate | логический элемент включающее ИЛИ |
| inclusive OR operation | логическая операция включающее ИЛИ |
| inclusive OR operation | дизъюнкция |
| inclusive OR operation | логическое сложение |
| inclusive-or operation | операция включающее или |
| input or output impedance | входное или выходное полное сопротивление (ненагруженной схемы) |
| insertion or withdrawal rate | скорость ввода или вывода (регулирующего стержня) |
| it is immediately apparent from the foregoing that the exclusive-OR function has a direct application to the process of binary addition | из вышесказанного ясно, что функция "исключающее ИЛИ" имеет непосредственное отношение к операции двоичного сложения |
| method of cascading exclusive-OR gates | способ каскадного соединения элементов "исключающее ИЛИ" (ssn) |
| negative OR | отрицание дизъюнкции |
| negative OR | включающее ИЛИ НЕ (логическая операция) |
| negative OR circuit | логическая схема включающее ИЛИ НЕ |
| negative OR gate | логический элемент включающее ИЛИ НЕ |
| NEITHER-OR | включающее ИЛИ НЕ (логическая операция) |
| NEITHER-OR | отрицание дизъюнкции |
| not-or circuit | логическая схема или не |
| NOT-OR circuit | логическая схема включающее ИЛИ НЕ |
| not-or circuit | логическая схема ИЛИ-НЕ |
| ocean or sea temperature gradient power station | электростанция на перепаде температур морской воды |
| one or more virtual logic analyzer blocks | один или несколько блоков виртуального логического анализатора (ssn) |
| one state or the other | то или иное состояние (ssn) |
| or-and-or circuit | логическая схема или и или |
| Or Borealis | первая орбитальная группировка системы спутниковой связи ELLIPSO (на двух наклонных эллиптических орбитах) |
| OR circuit | логическая схема включающее ИЛИ |
| Or Concordia | вторая орбитальная группировка системы спутниковой связи ELLIPSO (на круговой экваториальной орбите) |
| or-else circuit | логическая схема исключающее или |
| OR gate | логический элемент включающее ИЛИ |
| OR operation | логическая операция включающее ИЛИ |
| or-to-and circuit | логическая схема или и |
| or-to-or circuit | логическая схема или или |
| OTHER-OR gate | логический элемент включающее ИЛИ |
| periodic and/or random deviation | периодические и или случайные отклонения |
| price per kilowatt or kilovolt-ampere | плата за киловатт или киловольтампер |
| programming inquiry learning or teaching | язык PILOT (для программированного обучения) |
| read or write cycle | цикл чтения или записи (ssn) |
| result of the exclusive-OR operation | результат операции "исключающее ИЛИ" (ssn) |
| signal from an instrument or experiment | сигнал от измерительного прибора или экспериментальной установки (ssn) |
| Signals that transition only at predetermined periods in time can be classified as synchronous, mesochronous, or plesiochronous with respect to a system clock | Сигналы, выполняющие переходы только в предопределённые промежутки времени, можно отнести к синхронным, мезохронным или плезиохронным по отношению к системному тактовому генератору (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
| square or rectangular wave AC voltage | квадратная форма колебаний напряжения |
| switch board or control panel | щит или пульт управления |
| switch board or control panel | панель |
| the length of the uncertainty period, or the period where data is not valid, places an upper bound on how fast a synchronous interconnect system can be clocked | Продолжительность периода неопределённости времени, в течение которого данные недостоверны определяет верхнюю границу того, насколько быстро можно переключать систему синхронного межсоединения (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003) |
| there are two ways of cascading two-input exclusive-OR gates | Существует два способа каскадного соединения элементов "исключающее ИЛИ", имеющих по два входа |
| three-input OR gate | вентиль ИЛИ с тремя входами (ssn) |
| three-input OR gate | логический элемент ИЛИ с тремя входами (ssn) |
| transition component, or the part of the delay caused by the output load | переходной компонент, или часть задержки, порождённой выходной нагрузкой (ssn) |
| truth table for the exclusive-OR function | таблица истинности функции "исключающее ИЛИ" (ssn) |
| two-or-four-mode switch | переключатель режима работы "стерео-квадро" |
| two-or-four-mode switch | переключатель режима работы стерео-квадро |
| two-input exclusive-OR gate | элемент "исключающее ИЛИ", имеющий два входа (ssn) |
| two-input exclusive-OR gate | двухвходовый элемент "исключающее ИЛИ" (ssn) |
| Typically, plesiochronous interconnect only occurs in distributed systems like long distance communications, since chip or even board level circuits typically utilize a common oscillator to derive local clocks | как правило, плезиохронные соединения возникают только в распределенных системах, содержащих протяжённые линии связи, поскольку схемы, реализованные на уровне кристалла или даже печатной платы, для получения локальных тактовых сигналов обычно используют один общий генератор (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
| Typically, plesiochronous interconnect only occurs in distributed systems like long distance communications, since chip or even board level circuits typically utilize a common oscillator to derive local clocks | как правило, плезиохронные соединения возникают только в распредёлённых системах, содержащих протяжённые линии связи, поскольку схемы, реализованные на уровне кристалла или даже печатной платы, для получения локальных тактовых сигналов обычно используют один общий генератор (см. Digital Integrated Circuits A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
| unused input of an OR gate | неиспользуемый вход логического элемента ИЛИ (ssn) |
| unused input of an OR gate | неиспользуемый вход вентиля ИЛИ (ssn) |
| unused inputs of an OR gate | неиспользуемые входы логического элемента ИЛИ (ssn) |
| unused inputs of an OR gate | неиспользуемые входы вентиля ИЛИ (ssn) |
| video or dumb terminal | видео терминал или терминал ввода-вывода (july000) |
| way of cascading two-input exclusive-OR gates | способ каскадного соединения элементов "исключающее ИЛИ", имеющих по два входа (ssn) |
| way of implementing the exclusive-OR function | способ реализации функции "исключающее ИЛИ" (ssn) |
| yes-or-no population | дихотомная совокупность |
