English | Russian |
a brush is pitted | щётка подгорает |
A further advantage is that the simpler logic circuitry of an up-counter inherently permits a higher clock frequency | другое достоинство заключается в том, что прямой счётчик заведомо допускает более высокую тактовую частоту благодаря простоте своей логики |
A mesochronous signal is one that has the same frequency but an unknown phase offset with respect to the local clock | Мезохронным называется сигнал, который имеет ту же частоту, что и локальный тактовый сигнал, но сдвиг фаз которого относительно этого сигнала неизвестен (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
A perfect clock is defined as perfectly periodic signal that is simultaneous triggered at various memory elements on the chip | Идеальным тактовым сигналом называется периодический сигнал, одновременно активизирующий различные запоминающие элементы кристалла (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
A plesiochronous signal is one that has nominally the same, but slightly different frequency as the local clock | Плезиохронный сигнал имеет частоту, номинально совпадающую с частотой локального тактового сигнала, но всё же немного отличающуюся (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
A possible framework for plesiochronous interconnect is shown in Figure 10.3 | Одно из возможных решений проблемы плезиохронных соединений показано на рис. 10.3 (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
A signal that can transition at arbitrary times is considered asynchronous | Сигнал, который может выполнять переходы в любой момент времени, называется асинхронным (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
A synchronous signal is one that has the exact same frequency, and a known fixed phase offset with respect to the local clock | Синхронным называется сигнал, имеющий точно такую же частоту, как и локальный тактовый сигнал, и сохраняющий известную фиксированную разность фаз с этим сигналом (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
Although it is possible to synchronize asynchronous signals by detecting events and introducing latencies into a data stream synchronized to a local clock | Асинхронные сигналы можно синхронизировать, детектируя события и вводя в поток данных, синхронизированный с локальным тактовым сигналом, периоды ожидания (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
Edge-triggered clocked flip-flops are versatile devices that can be used in a wide variety of applications including counting, storing of binary data, transferring binary data, and many more | Управляемые фронтом тактового импульса триггеры синхронные триггеры – это универсальные устройства, которые можно использовать для решения самых разнообразных задач, включая вычисления, хранение двоичной информации, передачу данных в двоичной форме и многие другие (см. Digital Systems: Principles and Applications 8th Edition by Ronald J. Tocci, Neal S. Widmer 2001 ssn) |
electromagnetic environment is time dependent and its description may need a statistical approach | электромагнитная обстановка зависит от времени и для её описания может требоваться статистический подход (bigmaxus) |
for historical reasons, a rising 0-to-1 delay is often referred to as LH standing for "low-to-high". Correspondingly, a falling 1-to-0 delay may be referred to as HL meaning "high-to-low" | Исторически сложилось так, что задержка фронта импульса при переходе с 0 в 1 часто обозначается как LH сокращённо от low-to-high – от низкого к высокому уровню. Соответственно задержка спада при переходе с 1 в 0 обозначается как HL high-to-low – от высокого к низкому уровню (см. 'The Design Warrior's Guide to FPGAs' by Clive "Max" Maxfield 2004) |
game is a draw | игра закончилась вничью |
it is immediately apparent from the foregoing that the exclusive-OR function has a direct application to the process of binary addition | из вышесказанного ясно, что функция "исключающее ИЛИ" имеет непосредственное отношение к операции двоичного сложения |
output of a system when the input is an edge | реакция системы на входной сигнал с резким фронтом (ssn) |
performance that can be achieved using a conventional design methodology | быстродействие, которого можно добиться с использованием обычных методов проектирования (ssn) |
Signals that transition only at predetermined periods in time can be classified as synchronous, mesochronous, or plesiochronous with respect to a system clock | Сигналы, выполняющие переходы только в предопределённые промежутки времени, можно отнести к синхронным, мезохронным или плезиохронным по отношению к системному тактовому генератору (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
Since the transmitted signal can arrive at the receiving module at a different rate than the local clock, one needs to utilize a buffering scheme to ensure all data is received | Поскольку переданный сигнал может поступать на принимающий модуль со скоростью, отличной от задаваемой локальным генератором, для обеспечения приёма всех данных необходимо использовать какую-нибудь схему буферизации (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
the length of the uncertainty period, or the period where data is not valid, places an upper bound on how fast a synchronous interconnect system can be clocked | Продолжительность периода неопределённости времени, в течение которого данные недостоверны определяет верхнюю границу того, насколько быстро можно переключать систему синхронного межсоединения (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003) |
the spatial variation in arrival time of a clock transition on an integrated circuit is commonly referred to as clock skew | Пространственные колебания времени прибытия перехода тактового сигнала в интегральную схему принято называть расфазировкой тактовых импульсов (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003) |
these variations fundamentally limit the performance that can be achieved using a conventional design methodology | эти колебания фундаментально ограничивают быстродействие, которого можно добиться с использованием обычных методов проектирования (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003) |
this approach has the useful property that a stored value remains valid as long as the supply voltage is applied to the circuit, hence the name static | Данный подход полезен тем, что записанное значение хранится до тех пор, пока на схему подаётся напряжение отсюда и название – статическая память (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |