| Russian | English |
| активные логические схемы | active logic |
| алогичный аргумент, выраженный в логических терминах | garbled syllogism (логическая ошибка) |
| анализатор логических состояний | logic state analyzer |
| арифметико-логическое устройство с устройством управления | processor |
| арифметическо-логическое устройство последовательного действия | pipelined arithmetic logic block |
| архитектура интерфейса стандарта JTAG для опроса тестовых ячеек на логической границе цифровых устройств | BSA (при тестировании) |
| архитектура интерфейса стандарта JTAG для опроса тестовых ячеек на логической границе цифровых устройств | boundary scan architecture (при тестировании) |
| асинхронные логические схемы | asynchronous logic |
| асинхронные логические устройства | asynchronous logic (ssn) |
| блоки виртуального логического анализатора | virtual logic analyzer blocks (ssn) |
| блоки логических массивов | LABs (ssn) |
| блоки логических массивов | logic array blocks (ssn) |
| булево выражение в виде логического произведения дизъюнкций | product-of-sums boolean expression (ssn) |
| булево выражение в виде логического произведения сумм | product-of-sums boolean expression (ssn) |
| булево выражение в форме логического произведения дизъюнкций | product-of-sums boolean expression (ssn) |
| булево выражение в форме логического произведения сумм | product-of-sums boolean expression (ssn) |
| буферизованные логические схемы на полевых транзисторах | bufferized field logic |
| быстродействующая логическая схема на КМОП-структурах | high-speed complementary metal-oxide semiconductor |
| быстродействующая логическая схема на КМОП-структурах | HCMOS |
| быстродействующая логическая схема на комплементарных МОП-структурах | high-speed complementary metal-oxide semiconductor |
| быстродействующая логическая схема на комплементарных МОП-структурах | HCMOS |
| быстродействующие транзисторно-транзисторные логические схемы с барьерами Шотки, изготовленные фирмой Fairchild Semiconductor по улучшенной технологии | Fairchild advanced Schottky TTL |
| величина задержки распространения сигнала при его переходе от состояния логического 0 к состоянию логической 1 | delay time in going from logical 0 to logical 1 state (ssn) |
| величина задержки распространения сигнала при его переходе от состояния логического нуля к состоянию логической единицы | delay time in going from logical 0 to logical 1 state (ssn) |
| величина задержки распространения сигнала при его переходе от состояния логической единицы к состоянию логического нуля | delay time in going from logical 1 to logical 0 state (ssn) |
| величина задержки распространения сигнала при его переходе от состояния логической 1 к состоянию логического 0 | delay time in going from logical 1 to logical 0 state (ssn) |
| величина задержки распространения сигнала при переходе сигнала из состояния логического 0 в состояние логической 1 | delay time in going from logical 0 to logical 1 state (ssn) |
| величина задержки распространения сигнала при переходе сигнала из состояния логического нуля в состояние логической единицы | delay time in going from logical 0 to logical 1 state (ssn) |
| величина задержки распространения сигнала при переходе сигнала из состояния логической 1 в состояние логического 0 | delay time in going from logical 1 to logical 0 state (ssn) |
| величина задержки распространения сигнала при переходе сигнала из состояния логической единицы в состояние логического нуля | delay time in going from logical 1 to logical 0 state (ssn) |
| виртуальные логические анализаторы | virtual logic analyzers (ssn) |
| виртуальные логические схемы | virtual logic (динамически конфигурируемые логические схемы с сохранением информации при конфигурации ssn) |
| виртуальный логический анализатор | virtual logic analyzer (ssn) |
| внешняя программа виртуального логического анализа | external virtual logic analyzer program (ssn) |
| внутреннее логическое состояние | internal logic state (ssn) |
| внутренний блок логического анализа | internal logic analyzer block (ssn) |
| выбор оптимальной системы логического моделирования | choosing the best logic simulator (ssn) |
| выбор системы логического моделирования | choosing a logic simulator (ssn) |
| выполнение логических операций | gating |
| высокий логический уровень | high logic level |
| высокий логический уровень на входе | logic high input (ssn) |
| высокий логический уровень на выходе | logic high output (ssn) |
| высокий уровень логического сигнала | logic high signal (ssn) |
| выход логического элемента | output of the gate (ssn) |
| выходное напряжение уровня логического нуля | low-level output voltage (ssn) |
| выходное напряжение уровня логической единицы | high-level output voltage (ssn) |
| выходной логический элемент | out gate |
| выходной сигнал высокого логического уровня | logic high output (ssn) |
| выходной сигнал низкого логического уровня | logic low output (ssn) |
| генетическая логическая ошибка | genetic fallacy |
| двоичный логический элемент | binary-logic gate (ssn) |
| двоичный логический элемент | binary logical component |
| двоичный логический элемент | binary logic gate |
| двухвходовый логический элемент ИЛИ-НЕ | two-input NOR gate (ssn) |
| двухзначные логические схемы | binary logic |
| двухуровневая логическая схема | two-level logic circuit (ssn) |
| двухуровневые логические схемы | binary logic |
| дельта-модуляция с логическим преобразованием импульсной последовательности | mapping delta modulation |
| Джозефсоновские логические схемы с токовой инжекцией | Josephson current injection logic |
| диагностическая система логического контроля | logic analyzer |
| диапазон входного сигнала, который воспринимается как высокий логический уровень | logic high input range (ssn) |
| диапазон входного сигнала, который воспринимается как низкий логический уровень | logic low input range (ssn) |
| диапазон напряжения для высокого логического уровня на входе | logic high input range (ssn) |
| диапазон напряжения для высокого логического уровня на выходе | logic high output range (ssn) |
| диапазон напряжения для низкого логического уровня на входе | logic low input range (ssn) |
| диапазон напряжения для низкого логического уровня на выходе | logic low output range (ssn) |
| динамические логические схемы | dynamic logic |
| динамические регистры на проходных логических элементах | dynamic transmission-gate registers (ssn) |
| динамические регистры на проходных логических элементах, управляемые фронтом | dynamic transmission-gate edge-triggered registers (сигнала ssn) |
| динамические регистры на проходных логических элементах, управляемые фронтом сигнала | dynamic transmission-gate edge-triggered registers (ssn) |
| динамический регистр на проходных логических элементах | dynamic transmission-gate register (ssn) |
| динамический регистр на проходных логических элементах, управляемый фронтом | dynamic transmission-gate edge-triggered register (сигнала ssn) |
| динамический регистр на проходных логических элементах, управляемый фронтом сигнала | dynamic transmission-gate edge-triggered register (ssn) |
| динамический риск сбоя, связанный с переходом с высокого логического уровня на низкий | step-down hazard (ssn) |
| динамический риск сбоя, связанный с переходом с низкого логического уровня на высокий | step-up hazard (ssn) |
| диодная логическая схема | diode gate |
| диодно-транзисторные логические микросхемы | diode-transistor micrologic |
| диодно-транзисторные логические схемы на стабилитронах | diode-transistor logic Zener diode |
| задержка провода, следующего после логического элемента | delay of the wire following the gate (ssn) |
| задержка спада импульса на выходе логического вентиля | falling delay at the output from the gate (ssn) |
| задержка спада импульса на выходе логического элемента | falling delay at the output from the gate (ssn) |
| задержка фронта импульса на выходе логического вентиля | rising delay at the output from the gate (ssn) |
| задержка фронта импульса на выходе логического элемента | rising delay at the output from the gate (ssn) |
| заряд, хранимый конденсатором, можно использовать для представления логического сигнала | charge stored on a capacitor can be used to represent a logic signal (ssn) |
| знак логической операции | logic operator |
| изготовление логических ИС | logic fabrication |
| изопланарные интегральные логические схемы с инжекционным питанием | isoplanar integrated injection logic |
| ИЛИ-HE логическая операция | NOR operation |
| инвертирующий логический элемент | inverted logic gate |
| инжекционные логические схемы с перехватом тока | current-hogging logic |
| интерфейсные логические схемы | glue logic |
| информационно-логическая модель | information-logical model (предметной области) |
| ИС на основе нескоммутированной логической матрицы | ULA device |
| ИС на основе нескоммутированной логической матрицы | uncommitted logic array device |
| ИС с простыми логическими элементами | simple-gate IC |
| преднамеренное использование предложений, смысл которых зависит от логического ударения | accent fallacy |
| испытания логической схемы системы обеспечения безопасности на твёрдотельных элементах | solid-state safety logic assembly test |
| исходная структурная ячейка комбинационных логических схем | basic building block of combinational logic (логический элемент (вентиль) ssn) |
| исходная структурная ячейка последовательностных логических схем | basic building block of the sequential logic circuits (триггер ssn) |
| количество логических записей в физической записи | blocking factor |
| кольцевые логические схемы на комплементарных МОП-транзисторах | closed c-mos logic |
| комбинация логических схем CHL см. и I2L | current-hogging injection logic |
| комплект логических схем безопасности | safety logic assembly |
| комплементарные транзисторно-транзисторные логические схемы с барьерами Шотки | complementary constant-current logic |
| комплементарные транзисторно-транзисторные логические схемы с барьерами Шоттки | complementary constant-current logic |
| композиционная логическая ошибка | composition fallacy |
| компонент нескоммутированной логической матрицы | ULA device |
| компонент нескоммутированной логической матрицы | uncommitted logic array device |
| концептуальная логическая схема | conceptual scheme (базы данных) |
| конъюнктивная нормальная форма логического выражения | maxterm form of boolean expression (ssn) |
| криогенные логические схемы | cryologic |
| кристалл логической ИС | logic chip |
| логическая величина | logic value (ssn) |
| логическая головка | logical head (жёсткого диска) |
| логическая задача в игровой форме | puzzle |
| логическая команда | logic order |
| логическая модель | logic simulator |
| логическая полярность | logic polarity (ssn) |
| логическая связность | coherence |
| логическая система | logic system |
| логическая система управления вводом-выводом | logical input output control system |
| логическая схема | logic circuits |
| логическая схема | logic chart |
| логическая схема | logical gate |
| логическая схема без "защёлки" | stateless gate |
| логическая схема без фиксацией состояния | stateless gate |
| логическая схема включающее или | inclusive or circuit |
| логическая схема включающее или | either-or circuit |
| логическая схема включения задержки на половину строки | half-line delay logic (в магнитной видеозаписи) |
| логическая схема включения задержки на строку | one-line delay logic (в магнитной видеозаписи; в магнитной видеозаписи ssn) |
| логическая схема, выходное состояние которой определяется предыдущим входным состоянием | sequential logic |
| логическая схема и | coincidence circuit |
| логический логическая схема И | AND gate |
| логическая схема И | AND circuit |
| логическая схема и | and-and circuit |
| логическая схема И ИЛИ | AND-OR circuit (OC, ЛСИИ) |
| логическая схема И НЕ | NAND circuit |
| логическая схема и не | not-and circuit |
| логическая схема И-ИЛИ | AND-to-OR |
| логическая схема И-ИЛИ | AND-OR |
| логическая схема включающее ИЛИ | OR circuit |
| логическая схема включающее ИЛИ | mix circuit |
| логическая схема включающее ИЛИ | inclusive OR circuit |
| логическая схема включающее ИЛИ | disjunction circuit |
| логическая схема или и | or-to-and circuit |
| логическая схема или и или | or-and-or circuit |
| логическая схема или или | or-to-or circuit |
| логическая схема включающее ИЛИ НЕ | nondisjunction circuit |
| логическая схема или не | not-or circuit |
| логическая схема включающее ИЛИ НЕ | joint denial circuit |
| логическая схема включающее ИЛИ НЕ | NEITHER-NOR circuit |
| логическая схема включающее ИЛИ НЕ | negative OR circuit |
| логическая схема включающее ИЛИ НЕ | inclusive NOR circuit |
| логическая схема включающее ИЛИ НЕ | NOT-OR circuit |
| логическая схема включающее ИЛИ НЕ | NOR circuit |
| логическая схема или не | nor circuit |
| логическая схема ИЛИ-НЕ | not-or circuit |
| логическая схема И-НЕ | not-and circuit |
| логическая схема И-НЕ | nand circuit |
| логическая схема исключающее ИЛИ | XOR circuit |
| логическая схема исключающее или | or-else circuit |
| логическая схема исключающее или | exclusive or circuit |
| логическая схема исключающее ИЛИ НЕ | XNOR circuit |
| логическая схема лестничного типа на многоотверстном магнитном | laddic |
| логическая схема лестничного типа на многоотверстном магнитном сердечнике | laddie |
| логическая схема на КМОП-структурах | complementary metal-oxide semiconductor |
| логическая схема на КМОП-структурах | CMOS |
| логическая схема на комплементарных МОП-структурах | complementary metal-oxide semiconductor |
| логическая схема на комплементарных МОП-структурах | CMOS |
| логическая схема на многоотверстных магнитных сердечниках | multiaperture-device logic |
| логическая схема на многоотверстных магнитных сердечниках | multiaperture-device logic |
| логическая схема на многоотверстных сердечниках | multiaperture-device logic |
| логическая схема на многоэмиттерном транзисторе | multiemitter gate |
| логическая схема на низковольтных КМОП-структурах | LVCMOS |
| логическая схема на низковольтных КМОП-структурах | low-voltage complementary metal-oxide semiconductor |
| логическая схема на низковольтных комплементарных МОП-структурах | LVCMOS |
| логическая схема на низковольтных комплементарных МОП-структурах | low-voltage complementary metal-oxide semiconductor |
| логическая схема на переходах Джозефсона | Josephson-junction logic circuit |
| логическая схема на переходах Джозефсона | Josephson logic circuit |
| логическая схема на ПМД | domain-tip logic device |
| логическая схема на полевом МОП транзисторе со "скрытыми" слоями | buried load logic MOS |
| логическая схема на полимерах | polymer-based logic circuit |
| логическая схема на полимерах | polymer logic circuit |
| логическая схема на приборах с переходами Джозефсона | Josephson-junction logic integrated circuit |
| логическая схема на приборах с переходами Джозефсона | Josephson logic integrated circuit |
| логическая схема НЕ | inverter circuit |
| логическая схема НЕ | negater |
| логическая схема НЕ | negator |
| логическая схема не | not circuit |
| логическая схема несовпадений | noncoincidence circuit |
| логическая схема с внутренней синхронизацией | self-timed logic (ssn) |
| логическая схема с дополняющими выходами | complementary-output circuit |
| логическая схема с запоминанием | sequential logic |
| логическая схема с "защёлкой" | stated gate |
| логическая схема с "защёлкой" | latching Boolean circuit |
| логическая схема с "защёлкой" | latching Boolean gate (ssn) |
| логическая схема с линейной передаточной характеристикой в | diamond circuit |
| логическая схема с линейной передаточной характеристикой в состоянии "включено" и с идеальной развязкой между входом и выходом в состоянии "выключено" | diamond circuit |
| логическая схема с регулируемым пороговым уровнем | adjustable threshold logic circuit |
| логическая схема с фиксацией состояния | stated gate |
| логическая схема с фиксацией состояния | latching Boolean circuit |
| логическая схема с фиксацией состояния | latching Boolean gate (ssn) |
| логическая схема с четырьмя устойчивыми состояниями | quadraflop |
| логическая схема системы обеспечения безопасности на твёрдотельных элементах | solid-state safety logic assembly |
| логическая схема управления инверсией сигнала цветности | chroma invert logic (в магнитной видеозаписи) |
| логические блоки на мультиплексорах | MUX-based logic blocks (ssn) |
| Логические блоки на мультиплексорах и таблицах соответствия | MUX- versus LUT-based logic blocks (ssn) |
| логические величины | logic values (ssn) |
| логические величины и системы логических величин | logic values and different logic value systems (ssn) |
| логические схемы, выполненные с применением тройной диффузии | triple-diffusion logic |
| логические схемы для сигналов высокого уровня | high-level logic |
| логические схемы для сигналов низкого уровня | low-level logic |
| логические схемы на арсениде галлия | gallium-arsenide logic |
| логические схемы на границах магнитных доменов | magnetic domain-wall logic |
| логические схемы на дополняющих МОП транзисторах | closed complementary MOS logic |
| логические схемы на дополняющих транзисторах | complementary-transistor logic |
| логические схемы на многоэмиттерных транзисторах | multiemitter-transistor logic |
| логические схемы на одиночных быстрых квантах магнитного потока | RSFQ logic |
| логические схемы на переходах Джозефсона | Josephson-junction logic |
| логические схемы на переходах Джозефсона | Josephson logic |
| логические схемы на ПЗС | ccd logic |
| логические схемы на ПМД | domain-tip-propagation logic |
| логические схемы на полевых транзисторах | FET logic (ssn) |
| логические схемы на полевых транзисторах | field-effect transistor logic |
| логические схемы на полевых транзисторах, работающие в режиме обеднения | depletion-mode FET logic |
| логические схемы на полевых транзисторах, работающие в режиме обеднения | buffered-FET logic |
| логические схемы на полевых транзисторах с барьерами Шотки | Schottky |
| логические схемы на полевых транзисторах с диодами Шоттки | Schottky-diode FET logic |
| логические схемы на полевых транзисторах с непосредственными | direct-coupled field-effect transistor logic |
| логические схемы на полевых транзисторах с непосредственными связями | direct-coupled field-effect-transistor logic |
| логические схемы на полевых транзисторах с ёмкостной связью | capacitor-coupled fet logic |
| логические схемы на сердечниках | core logic |
| логические схемы на транзисторах и туннельных диодах | tunnel-diode transistor logic |
| логические схемы на транзисторах со статической индукцией | static-induction transistor logic |
| логические схемы на ферритовых сердечниках | core logic (ssn) |
| логические схемы на четвёрках транзисторов с параллельно-последовательным | quadded logic |
| логические схемы на четвёрках транзисторов с параллельно-последовательным включением | quadded logic (ssn) |
| логические схемы на элементах исключающее ИЛИ и исключающее ИЛИ НЕ | Reed-Müller logic |
| логические схемы на элементах исключающее ИЛИ и исключающее ИЛИ НЕ | Reed-Muller logic (ssn) |
| логические схемы на элементах с переменным порогом | variable-threshold logic |
| логические схемы обработки информации | processing logic |
| логические схемы последовательного действия | sequential logic |
| логические схемы, работающие в асинхронном режиме | asynchronous logic |
| логические схемы, работающие в синхронном режиме | synchronous logic |
| логические схемы, работающие в синхронном режиме | sampling-type logic |
| логические схемы с буферными полевыми транзисторами | buffered FET logic (ssn) |
| логические схемы с буферными усилительными элементами | buffered logic |
| логические схемы с внутренней синхронизацией – асинхронный подход | self-timed logic – an asynchronous technique (ssn) |
| логические схемы с внутренней синхронизацией асинхронный подход | self-timed logic an asynchronous technique (ssn) |
| логические схемы с высоким пороговым напряжением фирмы Моторола | Motorola high-threshold logic |
| логические схемы с высокой плотностью упаковки | dense logic |
| логические схемы с высокой плотностью упаковки | tightly-packed logic |
| логические схемы с высокой помехоустойчивостью | high-noise immunity logic |
| логические схемы с "защёлками" | latching logic (ssn) |
| логические схемы с инжекционным питанием | injection logic |
| логические схемы с инжекционным питанием | current-merged logic |
| логические схемы с инжекционным питанием на вертикальных | vertical injection logic |
| логические схемы с коллекторными связями | collector-coupled logic |
| логические схемы с низким пороговым напряжением | low-threshold logic |
| логические схемы с отдачей тока | current-sourcing logic |
| логические схемы с передачей информации уровнями напряжения | voltage-stage logic (ssn) |
| логические схемы с переносом электронов | transferred electron logic device |
| логические схемы с питанием по подложке | substrate feed logic |
| логические схемы с питанием через подложку | substrate fed logic |
| логические схемы с потреблением тока | current-sinking logic |
| логические схемы с предсказанием переносов | look-ahead carry logic |
| логические схемы с сохранением переноса | save-carry logic |
| логические схемы с токовой инжекцией | current-injection logic |
| логические схемы с тремя устойчивыми состояниями | three-state logic |
| логические схемы с временным увеличением тока | current-sourcing logic |
| логические схемы с фиксацией состояния | latching logic (ssn) |
| логические схемы с фиксированным монтажом | hard-wired logic |
| логические схемы с эмиттерной связью по току | emitter-coupled current-steering logic |
| логические схемы с эмиттерно-эмиттерными связями | emitter-emitter coupled logic |
| логические схемы с эмиттерными связями фирмы "Моторола" | Motorola emitter-coupled logic |
| логические схемы на полевых транзисторах с барьерами Шотки серии ALS | advanced low-power Schottky |
| логические схемы со связанными базами транзисторов | base coupled logic |
| логические схемы со скрытыми нагрузочными транзисторами | buried-load logic |
| логические схемы типа GTL | Gunning transceiver logic (по имени разработчика-William Gunning, фирма Fairchild) |
| логические схемы фирмы Rambus для оперативной динамической память типа RDRAM | Rambus signaling logic |
| логические схемы фирмы Rambus для памяти типа RDRAM | Rambus signaling logic |
| логические ячейки | logic cells (ssn) |
| Логические ячейки фирмы Xilinx | A Xilinx logic cell (заголовок ssn) |
| логический контроль работы программы без использования компьютера | desk check |
| логический перепад | logic swing (разность уровней напряжения щит 0 и 1) |
| логический процессор Голея | Golay logic processor |
| логический псевдодиск на базе оперативной памяти | virtual disk |
| логический / HDL-синтез | logic/HDL synthesis |
| логический формат | logical format |
| логический формат | high-level format (напр. жёсткого диска) |
| логический элемент | G |
| логический элемент | binary logic gate |
| логический элемент | logical gate |
| логический элемент включающее ИЛИ | OTHER-OR gate |
| логический элемент запрета | inhibition gate |
| логический элемент запрета по входу | except gate |
| логический элемент И | AND element |
| логический элемент и на многоэлектродном тиратроне | thyratron gate |
| логический элемент И с тремя входами | three-input AND gate (ssn) |
| логический элемент ИЛИ HE | zero-match gate |
| логический элемент включающее ИЛИ | OR gate |
| логический элемент включающее ИЛИ | inclusive OR gate |
| логический элемент включающее ИЛИ | mix gate |
| логический элемент включающее ИЛИ | EITHER-OR gate |
| логический элемент включающее ИЛИ | disjunction gate |
| логический элемент включающее ИЛИ НЕ | negative OR gate |
| логический элемент включающее ИЛИ НЕ | NEITHER-NOR gate |
| логический элемент включающее ИЛИ НЕ | nondisjunction gate |
| логический элемент включающее ИЛИ НЕ | NOR gate |
| логический элемент включающее ИЛИ НЕ | joint denial gate |
| логический элемент включающее ИЛИ НЕ | inclusive NOR gate |
| логический элемент ИЛИ с тремя входами | three-input OR gate (ssn) |
| логический элемент 2ИЛИ-НЕ | two-input NOR gate (ssn) |
| логический элемент И-НЕ | negative and gate |
| логический элемент И-НЕ | not-and gate |
| логический элемент И-НЕ | nand gate |
| логический элемент исключающее ИЛИ | XOR gate |
| логический элемент "исключающее ИЛИ" | exclusive-OR gate (ssn) |
| логический элемент исключающее ИЛИ НЕ | XNOR gate |
| логический элемент исключающее ИЛИ НЕ | exclusive NOR gate |
| логический элемент на арсениде галлия | Ga-As logic gate |
| логический элемент на МОП-транзисторах | metal-oxide-semiconductor gate |
| логический элемент на МОП-транзисторах с и-образными канавками | v-groove MOS gate |
| логический элемент на МОП-транзисторах с V-образными канавками | VMOS gate |
| логический элемент на МОП-транзисторах с V-образными канавками | V-groove MOS gate |
| логический элемент на основе p-n-перехода | p-n junction gate |
| логический элемент на переключателях тока | CML gate |
| логический элемент на переключателях тока | current-mode logic gate (ssn) |
| логический элемент на переходах Джозефсона | Josephson-junction logic gate |
| логический элемент на приборах с переходами Джозефсона | Josephson-junction logic gate |
| логический элемент на приборах с переходами Джозефсона | Josephson logic gate |
| логический элемент на транзисторах с барьерами Шоттки | Schottky gate |
| логический элемент на транзисторах с барьерами Шоттки | Schottky barrier gate |
| логический элемент неотрицающего множества | nonunate gate |
| логический элемент обмена | swap gate |
| логический элемент передачи | transfer gate |
| логический элемент прямого кода | true gate |
| логический элемент "равнозначность" | identity unit (ssn) |
| логический элемент с возможностью расширения по входам | expandable gate |
| логический элемент с задержкой сигнала на 1 | one-nanosecond gate |
| логический элемент с "защёлкой" | stated gate |
| логический элемент с "защёлкой" | latching Boolean circuit |
| логический элемент с "защёлкой" | latching Boolean gate (ssn) |
| логический элемент с инжекционным питанием | integrated injection logic gate |
| логический элемент с переменным порогом | variable-threshold gate |
| логический элемент с фиксацией состояния | latching Boolean circuit |
| логический элемент с фиксацией состояния | stated gate |
| логический элемент с фиксацией состояния | latching Boolean gate (ssn) |
| логический элемент считывания | readout gate |
| логический элемент цифровой ИС | digital logic gate |
| логический элемент "эквивалентность" | identity unit (ssn) |
| k логических выводов из суждений за секунду | k logical inferences per second |
| логическое аппаратное обеспечение | logic hardware (ssn) |
| логическое понятие | logic concept (ssn) |
| логическое разделение | logical partitioning |
| магнитный логический элемент | magnetic gate |
| магнитоэлектронные логические схемы | magnetoelectronic logic (ssn) |
| маломощные диодно-транзисторные логические микросхемы | low-power diode-transistor micrologic |
| маломощные диодно-транзисторные логические схемы | low-power diode-transistor logic |
| массив программируемых логических блоков | array of programmable logic blocks (в ПЛИС ssn) |
| матричные логические схемы | array logic |
| метод логических разностей | Boolean difference approach |
| метод матриц логических элементов | gate-array approach (напр. в САПР) |
| метод организации файловой системы с помощью менеджера логических томов | logical volume manager |
| метод разработки БИС по заказу на стандартных логических ячейках с диодами Шоттки | Schottky cell array technology |
| многозначные логические схемы | multilevel logic |
| моделирование на уровне логических элементов | gate-level logic simulation (ssn) |
| моделирование на уровне логических элементов | gate-level simulation |
| мощные логические схемы | high-power logic |
| на базе логического соединения | stream-oriented (напр. о методе связи) |
| на базе логического соединения | connection-oriented |
| на базе логического соединения | stream-based (напр. о методе связи) |
| на базе логического соединения | connection-based |
| наносекундные логические схемы | nanosecond logic |
| неиспользуемые входы логических элементов | unused inputs of gates (ssn) |
| неиспользуемые входы логического элемента | unused inputs of gate (ssn) |
| неиспользуемые входы логического элемента И | unused inputs of an AND gate (ssn) |
| неиспользуемые входы логического элемента ИЛИ | unused inputs of an OR gate (ssn) |
| неиспользуемый вход логического элемента | unused input of gate (ssn) |
| неиспользуемый вход логического элемента И | unused input of an AND gate (ssn) |
| неиспользуемый вход логического элемента ИЛИ | unused input of an OR gate (ssn) |
| нескоммутированная логическая матрица | uncommitted logic array device |
| нескоммутированная логическая матрица | uncommitted universal logic array |
| низкий логический уровень | low logic level |
| низкий логический уровень на входе | logic low input (ssn) |
| низкий логический уровень на выходе | logic low output (ssn) |
| низкий уровень логического сигнала | logic low signal (ssn) |
| нормальные логические схемы | normal logic |
| обладать логической связностью | cohere |
| область действия логического модификатора | scope |
| область действия логического оператора | scope |
| один или несколько блоков виртуального логического анализатора | one or more virtual logic analyzer blocks (ssn) |
| описание характеристик логических ячеек | characterization of logic cells (ssn) |
| оптический логический элемент | optical gate |
| от внешней программы виртуального логического анализа или внутреннего блока логического анализа | from external virtual logic analyzer program or another internal logic analyzer block (ssn) |
| относящийся к логической модальности | modal |
| отсутствие логических противоречий | coherency |
| отсутствие логических противоречий | coherence |
| перекрёстно соединённые логические элементы НЕ-ИЛИ | cross-connected NOR gates (ssn) |
| переход из состояния логического нуля в состояние логической единицы | going from logical 0 to logical 1 state (ssn) |
| переход из состояния логической единицы в состояние логического нуля | going from logical 1 to logical 0 state (ssn) |
| переход сигнала из состояния логического нуля в состояние логической единицы | going from logical 0 to logical 1 state (ssn) |
| переход сигнала из состояния логической единицы в состояние логического нуля | going from logical 1 to logical 0 state (ssn) |
| плотность упаковки в эквивалентных логических элементах | gate density |
| плотность упаковки ИС в эквивалентных логических элементах | gate density |
| последовательная логическая цепь | sequential circuit (ssn) |
| постоянная логическая 1 | permanent logic 1 (ssn) |
| правила логического умножения | rules of boolean multiplication (ssn) |
| представление логического сигнала | represent a logic signal (ssn) |
| предыдущий логический элемент | previous gate (ssn) |
| преобразователь логического уровня | logic-level translator |
| преобразователь сигналов логической схемы | logic signal converter |
| прибор для контроля логических схем | logic circuit tester (ssn) |
| программируемая логическая интегральная схема типа FPGA | field-programmable gate array (masay) |
| программируемая логическая матрица с электрически изменяемой структурой | electrically alterable programmable logic array |
| программируемая логическая матрица типа PLA | programmable logic array |
| программируемая логическая матрица типа PAL | programmable array logic |
| программируемая логическая матрица типа FPLA | field-programmable logic array |
| программируемая логическая матрица типа FPGA на модулях статической оперативной памяти | SRAM-based field-programmable gate array |
| программируемая матрица логических элементов | programmable gate array |
| программируемые логические блоки | programmable logic blocks (ПЛИС ssn) |
| проектирование комбинационных логических схем | combinational logic design (ssn) |
| проектирование цифровых логических схем | digital design (ssn) |
| проектирование цифровых логических схем | digital logic design (ssn) |
| пропозициональная логическая функция | predicate |
| протокол двухпунктовой связи для логического канала из нескольких линий | point to point multi-link protocol |
| протокол связи сетевого уровня без установления логического соединения | connectionless network layer protocol |
| протокол управления логическими связями | logical link control |
| протокол управления логическими связями | LLC |
| проходной логический элемент | transmission gate (ssn) |
| прямоугольный блок, содержащий только логические элементы | rectangular block containing logic gates only (ssn) |
| разработка систем на дискретных логических схемах | random logic design |
| реализация одного или нескольких блоков виртуального логического анализатора | implement one or more virtual logic analyzer blocks (ssn) |
| регистр и арифметико-логическое устройство | register, arithmetic and logic unit (основные части микропроцессора) |
| регистр на проходных логических элементах | transmission-gate register (ssn) |
| регистры на проходных логических элементах | transmission-gate registers (ssn) |
| режим логической адресации блоков | logical block addressing mode |
| режим логической адресации блоков | LBA mode |
| с установлением логического соединения | connection-oriented |
| с установлением логического соединения | stream-oriented |
| с установлением логического соединения | stream-based |
| с установлением логического соединения | connection-based |
| секция, содержащая две логических ячейки | slice containing two logic cells (ssn) |
| сетевая служба связи без установления логического соединения | connectionless network service |
| сетевая служба связи с установлением логического соединения | connection-oriented network service |
| сетевой протокол связи без установления логического соединения | connectionless network protocol |
| символ логической операции И НЕ | Sheffer stroke |
| символ логической операции ИЛИ НЕ | dual stroke |
| синхронные логические схемы | synchronous logic |
| синхронные логические схемы | sampling-type logic |
| система автоматизированного проектирования логических ИС геркулес | hercules |
| система логических величин | logic value system (ssn) |
| система логического моделирования | logic simulator (ssn) |
| системы логических величин | logic value systems (ssn) |
| состояние логического 0 | logical 0 state (ssn) |
| состояние логического нуля | logical 0 state (ssn) |
| состояние логической 1 | logical 1 state (ssn) |
| состояние логической единицы | logical 1 state (ssn) |
| специализированная ИС на основе стандартных матриц логических элементов с каналами между соседними матрицами логических элементов | channeled gate array |
| специализированная ИС с каналами между соседними матрицами логических элементов | channeled gate array |
| специализированная ИС с одной большой матрицей логических элементов | sea of gates |
| специализированная ИС с одной большой матрицей логических элементов | sea of cells |
| специализированная ИС с одной большой матрицей логических элементов | channelless gate array |
| специальный логический элемент | special shaped gate (Термин относится не только к микроэлектронике, но и к информатике, поскольку в программах есть свои логические элементы. Konstantin 1966) |
| специальный сформированный логический элемент | special shaped gate (Термин относится не только к микроэлектронике, но и к информатике, поскольку в программах есть свои логические элементы. Konstantin 1966) |
| средства логического / HDL-синтеза | logic/HDL synthesis tools |
| средства логического синтеза | logic synthesis tools (ssn) |
| стандарт IEEE на протокол управления логической связью | IEEE 802.2 |
| статические логические схемы | static logic |
| степень интеграции ИС в эквивалентных логических элементах | gate complexity |
| стойка логического устройства | logic cabinet |
| сумма всех входных ёмкостей элементов, соединённых с выходом данного логического элемента | sum of all input pin capacitances of gates connected to the output of this gate (ssn) |
| схема, эквивалентная логическому элементу | gate equivalent circuit (условная единица измерения степени интеграции цифровых ИС) |
| схема, эквивалентная логическому элементу | gate-equivalent circuit |
| твёрдотельные логические схемы | solid logic |
| твёрдотельные логические схемы | solid-state logic |
| твёрдотельные логические схемы | solid logic |
| тестер логических схем | logic circuit tester (ssn) |
| трёхвходовый логический элемент И | three-input AND gate (ssn) |
| трёхзначные логические схемы | ternary logic |
| трёхуровневые логические схемы | ternary logic |
| упрощённый вид логической ячейки | simplified view of a LC (ssn) |
| упрощённый вид логической ячейки Xilinx | simplified view of a Xilinx LC (ssn) |
| упрощённый вид логической ячейки | simplified view of a logic cell (ssn) |
| усилитель в схеме логического элемента | gate amplifier |
| условное обозначение логического элемента И | conventional symbol for the AND gate (ssn) |
| усовершенствованная технология изготовления твёрдотельных логических схем фирмы IBM | advanced solid logic technology |
| усовершенствованные логические схемы с малым энергопотреблением на полевых транзисторах с барьерами Шотки, логические схемы на полевых транзисторах с барьерами Шотки серии ALS | advanced low-power Schottky (ssn) |
| фазовращатель на логических элементах или не | nor-gate phase shifter |
| ферритовые логические схемы | core logic (ssn) |
| функциональный логический элемент | functional logic gate (ssn) |
| цифровая логическая схема | digital logic circuit (ssn) |
| цифровые логические схемы | digital logic circuits (ssn) |
| цифровые суммирующие логические схемы на пороговых элементах | DSTL |
| четырёхфазные логические схемы | four-phase logic |
| шкаф логического устройства | logic cabinet |
| эквивалентный логический элемент | equivalent gate |
| эмиттерно-функциональные логические схемы | emitter-function logic (ssn) |
| ячейка сбора данных на логической границе цифровых устройств | boundary scan cell (при тестировании по стандарту JTAG) |
| ячейка сбора данных на логической границе цифровых устройств | B/S cell (при тестировании по стандарту JTAG) |
