| English | Russian |
| a number of ways of implementing the exclusive-OR function | несколько способов реализации функции "исключающее ИЛИ" (ssn) |
| clock period can reduce or expand on a cycle-by-cycle basis | длительность последовательных тактов может увеличиваться или уменьшаться (ssn) |
| connect windings or phases in a delta | соединять фазы в треугольник |
| connect windings or phases in a delta | соединять обмотки в треугольник |
| finish of a winding or a coil | конец обмотки |
| in this context, the term transaction refers to a high-level bus event such as performing a read or write cycle | в контексте рассматриваемого материала термин "транзакция" относится к высокоуровневому событию на шине, например к выполнению цикла чтения или записи (см. 'The Design Warrior's Guide to FPGAs' by Clive "Max" Maxfield 2004) |
| it is immediately apparent from the foregoing that the exclusive-OR function has a direct application to the process of binary addition | из вышесказанного ясно, что функция "исключающее ИЛИ" имеет непосредственное отношение к операции двоичного сложения |
| Signals that transition only at predetermined periods in time can be classified as synchronous, mesochronous, or plesiochronous with respect to a system clock | Сигналы, выполняющие переходы только в предопределённые промежутки времени, можно отнести к синхронным, мезохронным или плезиохронным по отношению к системному тактовому генератору (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
| the length of the uncertainty period, or the period where data is not valid, places an upper bound on how fast a synchronous interconnect system can be clocked | Продолжительность периода неопределённости времени, в течение которого данные недостоверны определяет верхнюю границу того, насколько быстро можно переключать систему синхронного межсоединения (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003) |
| Typically, plesiochronous interconnect only occurs in distributed systems like long distance communications, since chip or even board level circuits typically utilize a common oscillator to derive local clocks | как правило, плезиохронные соединения возникают только в распределенных системах, содержащих протяжённые линии связи, поскольку схемы, реализованные на уровне кристалла или даже печатной платы, для получения локальных тактовых сигналов обычно используют один общий генератор (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
| Typically, plesiochronous interconnect only occurs in distributed systems like long distance communications, since chip or even board level circuits typically utilize a common oscillator to derive local clocks | как правило, плезиохронные соединения возникают только в распредёлённых системах, содержащих протяжённые линии связи, поскольку схемы, реализованные на уровне кристалла или даже печатной платы, для получения локальных тактовых сигналов обычно используют один общий генератор (см. Digital Integrated Circuits A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
