| English | Russian |
| A perfect clock is defined as perfectly periodic signal that is simultaneous triggered at various memory elements on the chip | Идеальным тактовым сигналом называется периодический сигнал, одновременно активизирующий различные запоминающие элементы кристалла (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
| A plesiochronous signal is one that has nominally the same, but slightly different frequency as the local clock | Плезиохронный сигнал имеет частоту, номинально совпадающую с частотой локального тактового сигнала, но всё же немного отличающуюся (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
| for historical reasons, a rising 0-to-1 delay is often referred to as LH standing for "low-to-high". Correspondingly, a falling 1-to-0 delay may be referred to as HL meaning "high-to-low" | Исторически сложилось так, что задержка фронта импульса при переходе с 0 в 1 часто обозначается как LH сокращённо от low-to-high – от низкого к высокому уровню. Соответственно задержка спада при переходе с 1 в 0 обозначается как HL high-to-low – от высокого к низкому уровню (см. 'The Design Warrior's Guide to FPGAs' by Clive "Max" Maxfield 2004) |
| Signals that transition only at predetermined periods in time can be classified as synchronous, mesochronous, or plesiochronous with respect to a system clock | Сигналы, выполняющие переходы только в предопределённые промежутки времени, можно отнести к синхронным, мезохронным или плезиохронным по отношению к системному тактовому генератору (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
| the spatial variation in arrival time of a clock transition on an integrated circuit is commonly referred to as clock skew | Пространственные колебания времени прибытия перехода тактового сигнала в интегральную схему принято называть расфазировкой тактовых импульсов (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003) |
| this approach has the useful property that a stored value remains valid as long as the supply voltage is applied to the circuit, hence the name static | Данный подход полезен тем, что записанное значение хранится до тех пор, пока на схему подаётся напряжение отсюда и название – статическая память (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
| value on the diagram which is shown as DR | значение, которое на диаграмме показано как DR (ssn) |
