| Subject | Russian | English |
| mil. | алгоритм синтеза тестов для комбинационных схем, ориентированный на схемы с большим числом разветвлений | fan-out-oriented test generation algorithm |
| math. | анализ комбинационных схем | analysis of combinational circuits (ssn) |
| progr. | верификация комбинационных логических схем | verification of combinational logic (ssn) |
| microel. | входная комбинационная логическая схема | excitation logic |
| progr. | входная комбинационная схема | excitation logic (при представлении последовательностной схемы моделью Хаффмена ssn) |
| progr. | для создания статической памяти применяется положительная обратная связь или регенерация, а топология схемы включает намеренное соединение выхода и входа комбинационной схемы | Static memories are built using positive feedback or regeneration, where the circuit topology consists of intentional connections between the output and the input of a combinational circuit (см. Digital Integrated Circuits A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
| el. | использование запоминающих устройств на больших интегральных схемах в качестве элементов комбинационных схем | use of large scale integration memories as combinational elements (ssn) |
| el. | исходная структурная ячейка комбинационных логических схем | basic building block of combinational logic (логический элемент (вентиль) ssn) |
| progr. | как обсуждалось ранее, комбинационные логические схемы обладают следующим свойством: выход логического блока является функцией только текущих входных значений, при этом предполагается, что прошло достаточно времени для установления режима логического элемента | Combinational logic circuits, described earlier, have the property that the output of a logic block is only a function of the current input values, assuming that enough time has elapsed for the logic gates to settle (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
| automat. | комбинационная логическая схема | combinational logic net |
| progr. | комбинационная логическая схема | combinational logic circuit (ssn) |
| progr. | комбинационная логическая схема | combination logic (ssn) |
| IT | комбинационная схема | combinational network |
| IT | комбинационная схема | combinatorial network |
| tech. | комбинационная схема | combinatorial circuit |
| math. | комбинационная схема | memoryless automaton |
| tech. | комбинационная схема | combinational circuit |
| media. | комбинационная схема | combinational circuit (схема, выполняющая функцию элемента комбинаторной логики; схема, состоящая из взаимно соединённых логических элементов (вентилей — gates), выполняющая логические функции, напр., булевой алгебры) |
| telecom. | комбинационная схема | combinational-circuit circuit |
| mil., avia. | комбинационная схема | combination circuit |
| media. | комбинационная схема или устройство бинарной логики с двумя входами, способные выполнять логическую операцию «ИСКЛЮЧАЮЩЕЕ ИЛИ» | difference gate (если А — входное высказывание и В — входное высказывание, то выходное высказывание будет истинным, если А истинно и В ложно или А ложно и В истинно, т.е. результат будет ложным, если А и В истинны или А и В ложны) |
| media. | комбинационная схема или устройство бинарной логики с двумя входами, способные выполнять логическую операцию «ИСКЛЮЧАЮЩЕЕ ИЛИ» | diversity gate (если А — входное высказывание и В — входное высказывание, то выходное высказывание будет истинным, если А истинно и В ложно или А ложно и В истинно, т.е. результат будет ложным, если А и В истинны или А и В ложны) |
| media. | комбинационная схема или устройство бинарной логики с двумя входами, способные выполнять логическую операцию «ИСКЛЮчАЮЩЕЕ HE-ИЛИ» | EXCLUSIVE NOR gate (если А — входное высказывание и В — входное высказывание, то выходное высказывание будет истинным, если А и В истинны или А и В ложны, т.е. результат будет истинным, если А и В одинаковы, и ложным, если А и В различны) |
| media. | комбинационная схема или устройство бинарной логики с двумя входами, способные выполнять логическую операцию «ИСКЛЮЧАЮЩЕЕ ИЛИ» | exjunction gate (если А — входное высказывание и В — входное высказывание, то выходное высказывание будет истинным, если А истинно и В ложно или А ложно и В истинно, т.е. результат будет ложным, если А и В истинны или А и В ложны) |
| media. | комбинационная схема или устройство бинарной логики с двумя входами, способные выполнять логическую операцию «ИСКЛЮЧАЮЩЕЕ ИЛИ» | symmetric difference gate (если А — входное высказывание и В — входное высказывание, то выходное высказывание будет истинным, если А истинно и В ложно или А ложно и В истинно, т.е. результат будет ложным, если А и В истинны или А и В ложны) |
| media. | комбинационная схема или устройство бинарной логики с двумя входами, способные выполнять логическую операцию «ИСКЛЮЧАЮЩЕЕ ИЛИ» | partial sum gate (если А — входное высказывание и В — входное высказывание, то выходное высказывание будет истинным, если А истинно и В ложно или А ложно и В истинно, т.е. результат будет ложным, если А и В истинны или А и В ложны) |
| media. | комбинационная схема или устройство бинарной логики с двумя входами, способные выполнять логическую операцию «ИСКЛЮЧАЮЩЕЕ ИЛИ» | EXCLUSIVE OR gate (если А — входное высказывание и В — входное высказывание, то выходное высказывание будет истинным, если А истинно и В ложно или А ложно и В истинно, т.е. результат будет ложным, если А и В истинны или А и В ложны) |
| media. | комбинационная схема или устройство бинарной логики с двумя входами, способные выполнять логическую операцию «ИСКЛЮчАЮЩЕЕ HE-ИЛИ» | equality gate (если А — входное высказывание и В — входное высказывание, то выходное высказывание будет истинным, если А и В истинны или А и В ложны, т.е. результат будет истинным, если А и В одинаковы, и ложным, если А и В различны) |
| media. | комбинационная схема или устройство бинарной логики с двумя входами, способные выполнять логическую операцию «ИСКЛЮЧАЮЩЕЕ ИЛИ» | distance gate (если А — входное высказывание и В — входное высказывание, то выходное высказывание будет истинным, если А истинно и В ложно или А ложно и В истинно, т.е. результат будет ложным, если А и В истинны или А и В ложны) |
| media. | комбинационная схема или устройство бинарной логики с двумя входами, способные выполнять логическую операцию «ИСКЛЮЧАЮЩЕЕ ИЛИ» | anticoincidence unit (если А — входное высказывание и В — входное высказывание, то выходное высказывание будет истинным, если А истинно и В ложно или А ложно и В истинно, т.е. результат будет ложным, если А и В истинны или А и В ложны) |
| media. | комбинационная схема или устройство бинарной логики с двумя входами, способные выполнять логическую операцию «ИСКЛЮЧАЮЩЕЕ ИЛИ» | anticoincidence gate (если А — входное высказывание и В — входное высказывание, то выходное высказывание будет истинным, если А истинно и В ложно или А ложно и В истинно, т.е. результат будет ложным, если А и В истинны или А и В ложны) |
| media. | комбинационная схема или устройство бинарной логики с двумя входами, способные выполнять логическую операцию «ИСКЛЮЧАЮЩЕЕ ИЛИ» | add without carry gate (если А — входное высказывание и В — входное высказывание, то выходное высказывание будет истинным, если А истинно и В ложно или А ложно и В истинно, т.е. результат будет ложным, если А и В истинны или А и В ложны) |
| el. | комбинационная схема с разветвлённым выходом | multiple output combinational circuit (ssn) |
| el. | комбинационная цифровая схема | combinational digital circuit (ssn) |
| el. | комбинационные и последовательностные цифровые схемы | combinational and sequential digital circuits (ssn) |
| progr. | комбинационные логические схемы | combinational logic circuits (ssn) |
| el. | комбинационные логические схемы | combination logic |
| tech. | комбинационные логические схемы | combinatorial logic |
| tech. | комбинационные логические схемы | combinational logic |
| progr. | комбинационные схемы | combinational circuits (ssn) |
| electr.eng. | комбинационные схемы | combinational circuitry |
| el. | комбинационные схемы с разветвлённым выходом | multiple output combinational circuits (ssn) |
| math. | многоступенчатая комбинационная схема | multiple-level combinational circuit (ssn) |
| math. | многоступенчатые комбинационные схемы | multiple-level combinational circuits (ssn) |
| progr. | на рис. 7.1 показана функциональная схема стандартного конечного автомата, состоящего из комбинационной логики и регистров, которые хранят состояние системы | Figure 7.1 shows a block diagram of a generic finite state machine that consists of combinational logic and registers, which hold the system state (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003) |
| IT | проектирование комбинационных логических схем | designing combinational logic circuits (ssn) |
| el. | проектирование комбинационных логических схем | combinational logic design (ssn) |
| progr. | проектирование комбинационных схем | designing combinational circuits (ssn) |
| progr. | синтез комбинационных схем | combinational circuit synthesis (ssn) |
| math. | синтез комбинационных схем | synthesis of combinational circuits (ssn) |
| el. | формирование тестовых векторов для комбинационных схем | generating test vectors for combinational circuits (ssn) |
| media. | цифровая последовательность, получаемая от генератора кода с расширенным спектром с использованием элементов комбинационной схемы с линейным сложением | linear sequence code (напр., по модулю 2) |
| el. | элемент комбинационной схемы | combinational element (ssn) |
