| Russian | English |
| «активизация» конкретного проверяемого тракта логической схемы | path sensitizing |
| блок логических схем с силовыми каскадами | power-logic unit (напр., с встроенным источником питания) |
| большая логическая интегральная схема, объединяющая на одном кремниевом кристалле 50 и более схем, которые соединены между собой для выполнения сложной функции | logic array |
| ввод логического описания электрической схемы | capture (schematic, в систему автоматизированного проектирования) |
| взаимное соединение оптических кабелей для магистральной передачи и оптических интегральных схем для выполнения логических и контрольных операций | hybrid fiber optic circuit |
| графическое представление состояний логической схемы | logic map |
| двухвходовая двоичная логическая схема совпадений, выполняющая логическую операцию «А ИЛИ-HE В» | A OR NOT B gate (т.е. если А — высказывание и В — высказывание, то результат будет ложным, если А ложно, а В истинно, для других трёх комбинаций А и В результат будет истинным) |
| известная марка В IGNORE A gate двухвходовая двоичная логическая схема совпадений | big name brand |
| интегральная схема, состоящая из арифметико-логического устройства, управляющего устройства и иногда числового сопроцессора | microprocessor |
| комбинационная схема или устройство бинарной логики с двумя входами, способные выполнять логическую операцию «ИСКЛЮЧАЮЩЕЕ ИЛИ» | diversity gate (если А — входное высказывание и В — входное высказывание, то выходное высказывание будет истинным, если А истинно и В ложно или А ложно и В истинно, т.е. результат будет ложным, если А и В истинны или А и В ложны) |
| комбинационная схема или устройство бинарной логики с двумя входами, способные выполнять логическую операцию «ИСКЛЮЧАЮЩЕЕ ИЛИ» | EXCLUSIVE OR gate (если А — входное высказывание и В — входное высказывание, то выходное высказывание будет истинным, если А истинно и В ложно или А ложно и В истинно, т.е. результат будет ложным, если А и В истинны или А и В ложны) |
| комбинационная схема или устройство бинарной логики с двумя входами, способные выполнять логическую операцию «ИСКЛЮчАЮЩЕЕ HE-ИЛИ» | EXCLUSIVE NOR gate (если А — входное высказывание и В — входное высказывание, то выходное высказывание будет истинным, если А и В истинны или А и В ложны, т.е. результат будет истинным, если А и В одинаковы, и ложным, если А и В различны) |
| комбинационная схема или устройство бинарной логики с двумя входами, способные выполнять логическую операцию «ИСКЛЮчАЮЩЕЕ HE-ИЛИ» | equality gate (если А — входное высказывание и В — входное высказывание, то выходное высказывание будет истинным, если А и В истинны или А и В ложны, т.е. результат будет истинным, если А и В одинаковы, и ложным, если А и В различны) |
| комбинационная схема или устройство бинарной логики с двумя входами, способные выполнять логическую операцию «ИСКЛЮЧАЮЩЕЕ ИЛИ» | distance gate (если А — входное высказывание и В — входное высказывание, то выходное высказывание будет истинным, если А истинно и В ложно или А ложно и В истинно, т.е. результат будет ложным, если А и В истинны или А и В ложны) |
| комбинационная схема или устройство бинарной логики с двумя входами, способные выполнять логическую операцию «ИСКЛЮЧАЮЩЕЕ ИЛИ» | difference gate (если А — входное высказывание и В — входное высказывание, то выходное высказывание будет истинным, если А истинно и В ложно или А ложно и В истинно, т.е. результат будет ложным, если А и В истинны или А и В ложны) |
| комбинационная схема или устройство бинарной логики с двумя входами, способные выполнять логическую операцию «ИСКЛЮЧАЮЩЕЕ ИЛИ» | anticoincidence unit (если А — входное высказывание и В — входное высказывание, то выходное высказывание будет истинным, если А истинно и В ложно или А ложно и В истинно, т.е. результат будет ложным, если А и В истинны или А и В ложны) |
| комбинационная схема или устройство бинарной логики с двумя входами, способные выполнять логическую операцию «ИСКЛЮЧАЮЩЕЕ ИЛИ» | anticoincidence gate (если А — входное высказывание и В — входное высказывание, то выходное высказывание будет истинным, если А истинно и В ложно или А ложно и В истинно, т.е. результат будет ложным, если А и В истинны или А и В ложны) |
| комбинационная схема или устройство бинарной логики с двумя входами, способные выполнять логическую операцию «ИСКЛЮЧАЮЩЕЕ ИЛИ» | exjunction gate (если А — входное высказывание и В — входное высказывание, то выходное высказывание будет истинным, если А истинно и В ложно или А ложно и В истинно, т.е. результат будет ложным, если А и В истинны или А и В ложны) |
| комбинационная схема или устройство бинарной логики с двумя входами, способные выполнять логическую операцию «ИСКЛЮЧАЮЩЕЕ ИЛИ» | symmetric difference gate (если А — входное высказывание и В — входное высказывание, то выходное высказывание будет истинным, если А истинно и В ложно или А ложно и В истинно, т.е. результат будет ложным, если А и В истинны или А и В ложны) |
| комбинационная схема или устройство бинарной логики с двумя входами, способные выполнять логическую операцию «ИСКЛЮЧАЮЩЕЕ ИЛИ» | partial sum gate (если А — входное высказывание и В — входное высказывание, то выходное высказывание будет истинным, если А истинно и В ложно или А ложно и В истинно, т.е. результат будет ложным, если А и В истинны или А и В ложны) |
| комбинационная схема или устройство бинарной логики с двумя входами, способные выполнять логическую операцию «ИСКЛЮЧАЮЩЕЕ ИЛИ» | add without carry gate (если А — входное высказывание и В — входное высказывание, то выходное высказывание будет истинным, если А истинно и В ложно или А ложно и В истинно, т.е. результат будет ложным, если А и В истинны или А и В ложны) |
| логическая интегральная схема | logic gate (выходной сигнал которой определяется логической операцией, выполняемой над входным сигналом) |
| логическая схема контроля состояния контролируемого объекта | observer |
| логическая схема лестничного типа на многоотверстном магнитном сердечнике | from ladder and logic |
| логическая схема совпадений двоичных сигналов с двумя входами, выполняющая логическую операцию В or not А В ИЛИ — НЕ А | В or not A gate (если А — высказывание и В — высказывание, то результат будет ложным в случае, если А — истинно и В — ложно, для остальных трёх комбинаций А и В результат будет истинным) |
| логические схемы предварительной обработки при записи | precompensation and write logic |
| логические схемы с пятью состояниями | quin-stable logic |
| любой компьютер, в котором арифметико-логическое и управляющее устройства находятся в одной интегральной схеме, называемой микропроцессором | micro |
| любой компьютер, в котором арифметико-логическое и управляющее устройства находятся в одной интегральной схеме, называемой микропроцессором | microcomputer |
| максимальное число входов, допускаемое логической схемой | fan-in |
| печатная плата с логическими схемами | logic card |
| печатная плата с логическими схемами | logic board |
| последовательная логическая схема | sequential logic (в которой выходной сигнал зависит от логического состояния входных сигналов) |
| сдвоенная логическая интегральная схема, выполняющая функцию Е1Е-И | dual NAND gate |
| сеть обработки звуковой информации на твёрдотельных логических схемах | SoundNet (в телевидении) |
| транзисторные логические схемы с резистивными связями | resistor transistor logic |
| ферромагнитный элемент для логических схем | from ladder and logic |
| ферромагнитный элемент для логических схем | laddie |
