| media. | partial sum gate | комбинационная схема или устройство бинарной логики с двумя входами, способные выполнять логическую операцию «ИСКЛЮЧАЮЩЕЕ ИЛИ» (если А — входное высказывание и В — входное высказывание, то выходное высказывание будет истинным, если А истинно и В ложно или А ложно и В истинно, т.е. результат будет ложным, если А и В истинны или А и В ложны) |
