| English | Russian |
| a brush is pitted | щётка подгорает |
| A further advantage is that the simpler logic circuitry of an up-counter inherently permits a higher clock frequency | другое достоинство заключается в том, что прямой счётчик заведомо допускает более высокую тактовую частоту благодаря простоте своей логики |
| A mesochronous signal is one that has the same frequency but an unknown phase offset with respect to the local clock | Мезохронным называется сигнал, который имеет ту же частоту, что и локальный тактовый сигнал, но сдвиг фаз которого относительно этого сигнала неизвестен (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
| A perfect clock is defined as perfectly periodic signal that is simultaneous triggered at various memory elements on the chip | Идеальным тактовым сигналом называется периодический сигнал, одновременно активизирующий различные запоминающие элементы кристалла (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
| A plesiochronous signal is one that has nominally the same, but slightly different frequency as the local clock | Плезиохронный сигнал имеет частоту, номинально совпадающую с частотой локального тактового сигнала, но всё же немного отличающуюся (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
| A possible framework for plesiochronous interconnect is shown in Figure 10.3 | Одно из возможных решений проблемы плезиохронных соединений показано на рис. 10.3 (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
| A signal that can transition at arbitrary times is considered asynchronous | Сигнал, который может выполнять переходы в любой момент времени, называется асинхронным (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
| A synchronous signal is one that has the exact same frequency, and a known fixed phase offset with respect to the local clock | Синхронным называется сигнал, имеющий точно такую же частоту, как и локальный тактовый сигнал, и сохраняющий известную фиксированную разность фаз с этим сигналом (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
| after the falling edge is applied to the input | после снятия импульса на входе (логического элемента ssn) |
| after the rising edge is applied to the input | после приложения к входу фронта импульса (к входу логического элемента ssn) |
| Although it is possible to synchronize asynchronous signals by detecting events and introducing latencies into a data stream synchronized to a local clock | Асинхронные сигналы можно синхронизировать, детектируя события и вводя в поток данных, синхронизированный с локальным тактовым сигналом, периоды ожидания (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
| AM 386 | микропроцессор третьего поколения фирмы AMD |
| AM 486 | микропроцессор четвёртого поколения фирмы AMD |
| AM 586 | микропроцессор четвёртого поколения фирмы AMD с учетверением рабочей частоты |
| AM 586 | процессор четвёртого поколения фирмы AMD с учетверением рабочей частоты |
| AM 486 | процессор четвёртого поколения фирмы AMD |
| AM 386 | процессор третьего поколения фирмы AMD |
| AM 486DX2 | процессор четвёртого поколения фирмы AMD с удвоением рабочей частоты |
| AM 486DX4 | процессор AM 486DX4 |
| AM 486DX4 | микропроцессор четвёртого поколения фирмы AMD с утроением рабочей частоты |
| AM 486DX2 | процессор AM 486DX2 |
| AM 486DX2 | микропроцессор четвёртого поколения фирмы AMD с удвоением рабочей частоты |
| AM 486DX4 | процессор четвёртого поколения фирмы AMD с утроением рабочей частоты |
| an understanding of these concepts is vital to DSP applications | Понимание этих моментов является основополагающим фактором в оценке приложений ЦОС (ssn) |
| catch-22s | дилемма (по названию парадоксального правила, описанного в романе Дж. Хеллера "Catch-22") |
| catch-22s | безвыходная ситуация |
| Edge-triggered clocked flip-flops are versatile devices that can be used in a wide variety of applications including counting, storing of binary data, transferring binary data, and many more | Управляемые фронтом тактового импульса триггеры синхронные триггеры – это универсальные устройства, которые можно использовать для решения самых разнообразных задач, включая вычисления, хранение двоичной информации, передачу данных в двоичной форме и многие другие (см. Digital Systems: Principles and Applications 8th Edition by Ronald J. Tocci, Neal S. Widmer 2001 ssn) |
| electromagnetic environment is time dependent and its description may need a statistical approach | электромагнитная обстановка зависит от времени и для её описания может требоваться статистический подход (bigmaxus) |
| enhanced AM 486 | микропроцессор четвёртого поколения фирмы AMD типа AM 486DX2 или AM 486DX4с расширенными возможностями |
| enhanced AM 486 | процессор четвёртого поколения фирмы AMD типа AM 486DX2 или AM 486DX4с расширенными возможностями |
| falling edge is applied to the input | снятие импульса на входе (логического элемента ssn) |
| for historical reasons, a rising 0-to-1 delay is often referred to as LH standing for "low-to-high". Correspondingly, a falling 1-to-0 delay may be referred to as HL meaning "high-to-low" | Исторически сложилось так, что задержка фронта импульса при переходе с 0 в 1 часто обозначается как LH сокращённо от low-to-high – от низкого к высокому уровню. Соответственно задержка спада при переходе с 1 в 0 обозначается как HL high-to-low – от высокого к низкому уровню (см. 'The Design Warrior's Guide to FPGAs' by Clive "Max" Maxfield 2004) |
| four-digit 2's-complement number | четырёхразрядное число в двоичном дополнительном коде (ssn) |
| Functionality is ensured by imposing some strict constraints on the generation of the clock signals and their distribution to the memory elements distributed over the chip | Требуемые функциональные возможности обеспечиваются путём наложения определённых строгих условий на генерацию тактовых сигналов и их доставку к запоминающим элементам, расположенным по всему кристаллу (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
| game is a draw | игра закончилась вничью |
| IEEE 696/S-100 | стандарт IEEE 696/S-100 |
| IEEE 696/S-100 | стандарт IEEE (на шину расширения S-100) |
| is around each core? | вокруг каждой жилы? (only for three core cable; только для трёхжильного кабеля Komron) |
| is cable dried | высушен ли кабель? (Komron) |
| is layer present? | существует ли слой? (Komron) |
| it is immediately apparent from the foregoing that the exclusive-OR function has a direct application to the process of binary addition | из вышесказанного ясно, что функция "исключающее ИЛИ" имеет непосредственное отношение к операции двоичного сложения |
| Kerckhoff's requirements | требования Керкхофа (к криптосистеме) |
| Maxwell's rule | правило Максвелла |
| minimum power where the efficiency is non-zero | минимальная мощность, при которой КПД становится отличным от нуля (Konstantin 1966) |
| modulo-M counter, the counting cycle of which is determined by the preselected number M | счётчик по модулю M, счётный цикл которого задаётся заранее выбранным числом M (ssn) |
| Most digital systems are principally synchronous in their operation in that most of the signals will change states in synchronism with the clock transitions | Большая часть цифровых систем – принципиально синхронные, т.е. почти все сигналы меняют свои состояния синхронно с изменениями уровней тактовых импульсов (см. Digital Systems: Principles and Applications 8th Edition by Ronald J. Tocci, Neal S. Widmer 2001 ssn) |
| not surprisingly, the output of the gate rises 5 ps after the rising edge is applied to the input, and it falls 8 ps after the falling edge is applied to the input | не удивительно, что напряжение на выходе логического элемента возрастает через 5 пс после приложения к входу фронта импульса, и падает через 8 пс после снятия импульса на входе (см. 'The Design Warrior's Guide to FPGAs' by Clive "Max" Maxfield 2004) |
| output of a system when the input is an edge | реакция системы на входной сигнал с резким фронтом (ssn) |
| performance that can be achieved using a conventional design methodology | быстродействие, которого можно добиться с использованием обычных методов проектирования (ssn) |
| period where data is not valid | время, в течение которого данные недостоверны (ssn) |
| period where data is valid | время, в течение которого данные остаются достоверными (ssn) |
| periodic signal that is simultaneous triggered at various memory elements on the chip | периодический сигнал, одновременно активизирующий различные запоминающие элементы кристалла (ssn) |
| right-hand Ampere's rule | правило буравчика |
| rising edge is applied to the input | приложение к входу фронта импульса (к входу логического элемента ssn) |
| s=0 bubble | ЦМД с индексом границы, равным нулю |
| S-100 bus | шина расширения стандарта IEEE 696/S-100 |
| S-100 bus | шина расширения S-100 |
| 2's-complement number | число в двоичном дополнительном коде (ssn) |
| Signals that transition only at predetermined periods in time can be classified as synchronous, mesochronous, or plesiochronous with respect to a system clock | Сигналы, выполняющие переходы только в предопределённые промежутки времени, можно отнести к синхронным, мезохронным или плезиохронным по отношению к системному тактовому генератору (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
| Since the transmitted signal can arrive at the receiving module at a different rate than the local clock, one needs to utilize a buffering scheme to ensure all data is received | Поскольку переданный сигнал может поступать на принимающий модуль со скоростью, отличной от задаваемой локальным генератором, для обеспечения приёма всех данных необходимо использовать какую-нибудь схему буферизации (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
| smallest change in amplitude that can be detected | минимальное изменение амплитуды, которое ещё может воспринимать ухо человека (амплитуды чистого тона ssn) |
| smallest change in amplitude that can be detected | минимальное изменение амплитуды, которое может быть выявлено (напр., анализатором ssn) |
| smallest change in amplitude that can be detected by the analyzer | минимальное изменение амплитуды, которое может быть выявлено анализатором (ssn) |
| the current is already turned off | ток уже выключен |
| the length of the uncertainty period, or the period where data is not valid, places an upper bound on how fast a synchronous interconnect system can be clocked | Продолжительность периода неопределённости времени, в течение которого данные недостоверны определяет верхнюю границу того, насколько быстро можно переключать систему синхронного межсоединения (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003) |
| the spatial variation in arrival time of a clock transition on an integrated circuit is commonly referred to as clock skew | Пространственные колебания времени прибытия перехода тактового сигнала в интегральную схему принято называть расфазировкой тактовых импульсов (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003) |
| the tube is operated under limiting conditions | лампа работает в режиме ограничения |
| there is but one thing to do | есть только один выход |
| these variations fundamentally limit the performance that can be achieved using a conventional design methodology | эти колебания фундаментально ограничивают быстродействие, которого можно добиться с использованием обычных методов проектирования (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003) |
| this approach has the useful property that a stored value remains valid as long as the supply voltage is applied to the circuit, hence the name static | Данный подход полезен тем, что записанное значение хранится до тех пор, пока на схему подаётся напряжение отсюда и название – статическая память (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
| time is overdue | время просрочено |
| U.S. 1996 Telecommunications Bill | Билль 1996 г. о телекоммуникациях в США |
| value on the diagram which is shown as DR | значение, которое на диаграмме показано как DR (ssn) |
